教育部主辦
「八十九學年度大學校院積體電路電腦輔助設計軟體製作競賽」
八十九學年度競賽網站

頒獎典禮（佳作(含)以上名次）

  時間：民國90年8月15日（三）上午八時三十分開始
  地點：新竹縣關西鎮馬武督鄉村俱樂部
              「第十二屆超大型積體電路設計及電腦輔助設計研討會」會場

競賽結果

定題組
參賽編號
題目
參賽學生
指導老師
學校系所
評審結果
A1
 4. Reduced Gridless Routing

陳銘堂

張凱揮
郭斯彥

台灣大學

電機工程所
特優
A4
 1. Rectangle Merging
林世平
周景揚

交通大學

資訊科學所
特優
A5
 1. Rectangle Merging

劉振華

林志忠

林永隆

清華大學

資訊工程所
優等
A16
 3. K-Way Netlist Partitioning
黃文貞
陳美麗

中原大學

資訊工程所
優等
A3
 6. Clock Tree Synthesis

許家齊

余明道

林建佑
林永隆

清華大學

資訊工程所
佳作
A21
 1. Rectangle Merging
周依祥
林大衛

交通大學

電子工程所
佳作
A22
 2. State Minimization
石哲華
周景揚

交通大學

電子工程所
佳作
A37
 6. Clock Tree Synthesis

李有倫

謝政道
張世杰

中正大學

資訊工程所
佳作
A6
 1. Rectangle Merging
曲衍旭
曾憲雄

交通大學

資訊科學所
入選
A13
 4. Reduced Gridless Routing
韓開旭

單智君

鍾崇斌

交通大學

資訊工程所
入選
A14
 4. Reduced Gridless Routing
程益輝
荊宇泰

交通大學

資訊科學所
入選
A18
 9. Area Filling

黃昱雄

馮濬明
陳美麗

中原大學

資訊工程所
入選
A25
 1. Rectangle Merging
黃崇源
孫春在

交通大學

資訊科學所
入選
A40
 1. Rectangle Merging
李佩君
林一平

交通大學

資訊資工所
入選
A44
 6. Clock Tree Synthesis
李恆哲

馮武雄

朱家齊

長庚大學

電機工程所
入選
A50
 8. Pattern Generator for Built-In Self-Test
張浚恆
李昆忠

成功大學

電機工程所
入選
A51
 3. K-Way Netlist Partitioning
徐祥哲
李昆忠

成功大學

電機工程所
入選
A62
 1. Rectangle Merging
陳尚寬
林志青

交通大學

資訊科學所
入選
A63
 3. K-Way Netlist Partitioning
許哲銘
王國禛

交通大學

資訊科學所
入選

（同一等級獎項依報名編號順序排列）


不定題組
參賽編號
題目
參賽學生
指導老師
學校系所
評審結果
B7
Dynamic PLA Compiler

蔡同凱

樊曜嘉

劉雅芸

張世杰

王進賢

中正大學

資訊工程所

電機工程所
特優
B2
Concurrent-Simulation-Based Remote IP Evaluator
溫宏斌
林永隆

清華大學

資訊工程系
優等
B3
A Variable Width Power Router for VLSI Layout
紀俊呈
陳美麗

中原大學

資訊工程所
佳作
B16
Double fault diagnosis for combinational circuits
高弘州
黃錫瑜

清華大學

電機工程所
佳作
B4
Logic Diagnosis Based on Hardware Emulator

陳盈謀

陳建隆
呂學坤

輔仁大學

電子工程所
入選
B8
A Retargetable Instruction Test Pattern Generator for Microprocessors

穆彼得

王淳佑
黃英哲

中山大學

資訊工程所
入選
B9
Design Rule Independent CMOS Block Automatic Layout Generator

宋明修

蔡宗翰
蔣元隆

高雄應用科技大學

電子工程系
入選
B11
A Reed-Solomon Codec IP Generator for Communication Systems

許槐益

陳本欣
吳安宇

台灣大學

電機工程所
入選
B15
Low Power BIST Design
林燕宏
王行健

中興大學

資訊科學所
入選

（同一等級獎項依報名編號順序排列）

複賽相關事項
  • 複賽報到時間及口試時間表（定題組、不定題組）

  • 複賽前測試程式時間表（定題組、不定題組）

  • 複賽注意事項與前往複審場地方式說明（附複審場地位置圖）
    • 定題組測試報告 P1、 P2、 P3、 P4、 P5、 P6、 P7、 P8、 P9、 P9-A15、 P9-A18
    教育部主辦
    「八十八學年度大學校院積體電路電腦輔助設計軟體製作競賽」
    八十八學年度競賽網站
    頒獎典禮（佳作以上名次）
    時間：89年8月17日（星期四）上午 8:00 ~ 8:50
    地點：屏東縣滿州鄉滿州村小墾丁綠野渡假村
                超大型積體電路設計暨計算機輔助設計技術研討會會場
                查詢研討會網頁請點選http://www.eecs.yuntech.edu.tw/~vlsi2000）
    		競賽結果

    定題組

    編號

    題目

    參賽學生

    指導老師

    學校系所

    評審結果

    A19

    8. Subcircuit Identification

    張偉信

    曾順得

    李鎮宜

    交通大學

    電子工程所

    特優

    A30

    5. Fully-decoder Identification for the Bus-contention Problem

    洪郁庭

    陳朝義

    李昆忠

    成功大學

    電機工程所

    特優

    A6

    6. Static Timing Verification

    洪旗徽

    吳曉龍

    林詠捷

    鄭良加

    林榮彬

    元智大學

    資訊工程所

    優等

    A17

    2. Circuit Partitioning

    陳泰蓁

    衣懷恩

    陳盈安

    交通大學

    資訊科學所

    優等

    A2

    7. Cell Placement & Routing

    陳世粱

    李明和

    黃婷婷

    清華大學

    資訊工程所

    佳作

    A4

    7. Cell Placement & Routing

    郭耀仁

    羅幼嵐

    林永隆

    吳中浩

    清華大學

    資訊工程所

    佳作

    A8

    6. Static Timing Verification

    羅勤立

    李信德

    沈逸群

    張世杰

    中正大學

    資訊工程所

    佳作

    A12

    3. Region Query

    楊雅琪

    涂尚瑋

    周景揚

    沈文仁

    交通大學

    電子工程所

    佳作

    A3

    2. Circuit Partitioning

    郭耀仁

    羅幼嵐

    林永隆

    吳中浩

    清華大學

    資訊工程所

    入選

    A5

    2. Circuit Partitioning

    郭昆典

    蔡志明

    林榮彬

    元智大學

    資訊工程所

    入選

    A13

    6. Static Timing Verification

    黃恆亮

    涂尚瑋

    王成業

    沈文仁

    周景揚

    交通大學

    電子工程所

    入選

    A15

    2. Circuit Partitioning

    許家銘

    林俊良

    林衍良

    陳盈安

    交通大學

    資訊科學系

    入選

    A16

    7. Cell Placement & Routing

    陳泰蓁

    衣懷恩

    陳盈安

    交通大學

    資訊科學所

    入選

    A21

    2. Circuit Partitioning

    廖美貞

    溫宏斌

    林永隆

    吳中浩

    清華大學

    資訊工程所

    入選

    A22

    7. Cell Placement & Routing

    溫宏斌

    廖美貞

    林永隆

    吳中浩

    清華大學

    資訊工程所

    入選

    A24

    3. Region Query

    林德欣

    陳軒皓

    王國禎

    交通大學

    資訊科學所

    入選

    A29

    3. Region Query

    陳朝義

    莊賀傑

    李昆忠

    成功大學

    電機工程所

    入選

    A32

    4. Scan Reordering

    莊賀傑

    洪郁庭

    李昆忠

    成功大學

    電機工程所

    入選

    A33

    2. Circuit Partitioning

    紀俊呈

    張獻文

    陳美麗

    中原大學

    資訊工程所

    入選

    A35

    7. Cell Placement & Routing

    劉嘉修

    賴怡文

    單智君

    鍾崇斌

    交通大學

    資訊工程所

    入選

    A38

    8. Subcircuit Identification

    張弘鑫

    莊力中

    曾建超

    交通大學

    資訊工程所

    入選

    A44

    8. Subcircuit Identification

    鐘偉滋

    林裕峰

    陳盈安

    交通大學

    資訊科學所

    入選

    （同一等級獎項依報名編號順序排列）

    　

    不定題組

    編號

    題目

    參賽學生

    指導老師

    學校系所

    評審結果

    B10

    A Fault-Dictionary Based Diagnosis Framework for Semiconductor Memories

    吳奇峰

    黃稚存

    王志偉

    鄭國良

    吳誠文

    清華大學

    電機工程系

    特優

    B7

    A test Synthesis Tool for SOC Design with IEEE P1500 Wrapper Structure

    黃正儀

    胡文軒

    李昆忠

    成功大學

    電機工程所

    優等

    B1

    Simulated Annealing Based Placer with ECO

    張凱揮

    張鈞惠

    郭斯彥

    台灣大學

    電機工程所

    佳作

    B3

    A Performance-Driven Wire Planning Approach for VDSM Detail Routing

    周奕志

    周相攸

    林永隆

    清華大學

    資訊工程系

    佳作

    B2

    “組合語言”至“Verilog HDL”可合成碼自動轉換

    陳良弼

    吳國陽

    蔣元隆

    高雄科學技術學院

    電子工程系

    入選

    B4

    Interconnect Length Driven Placement with Length Bound Recomputation

    郭昆典

    洪旗徽

    蔡志明

    林榮彬

    元智大學

    資訊工程所

    入選

    B9

    Computer-Assisted Architecture Design for Microprocessors

    曾健忠

    江建邦

    葉經緯

    中正大學

    電機工程所

    入選

    B11

    Rectangular Block Packing with Boundary Constraints Using the Sequence-Pair Representation

    賴建邦

    林明勳

    王廷基

    中原大學

    資訊工程所

    入選

    （同一等級獎項依報名編號順序排列）


    BACK