MS Thesis and PhD Dissertation Directed by

Professor Youn-Long Steve Lin

　

PhD Dissertation
1	PhD 1991	黃其益 Hwang, Chi-Yi	積體電路光罩之自動化繪製 Automatic layout synthesis of VLSIs	智原科技
2	PhD 1993	李清發 Lee, Tsing-Fa	導管式迴圈執行之排序方法研究 A Scheduling Technique for Loop Pipelining	文化大學
3	PhD 1997	吳宗益 Wu, Tsung-Yi	RTL 階層儲存器最佳化方法之研究 Some Techniques for Storage Optimization at the Register-Transfer Level	彰化師大
4	PhD 1997	蔡裕文 Tsay, Yu-Wen	積體電路元件定位演算法相關研究 A Study on Cell Placement Algorithms and Objective Functions	智原科技
5	PhD 1998	鄭維凱 Cheng, Wei-Kai	數位訊號處理器程式碼最佳化技術之研究 Some Optimization Techniques for Digital Signal Processor Code Generation	Bifrost, Hsin-Chu
6	PhD 2001	周奕志 Chou, Yih-Chi	效能導向積體電路佈局方法之研究 A Performance-Driven Layout Methodology	思源科技
7	PhD 2001	田子杰 Tien, Tzu-Chieh	建構在閘標號的最佳效能之邏輯層時序重排法 Performance-Driven Synthesis Using Gate-Labeled Retiming	資策會
		林順華 Lin, Shun-Hua	Physical Design Automation
		陳世豪 Chen, Hock	Physical Design Automation
		陳建文	Entropy Coding
		高肇陽	Inter-Frame Prediction
Master Thesis
1	MS 1989	陳盈安 CHEN, YING-AN	二個超大型積體電路設計的總體繞線系統	Synopsys, USA
2	MS 1989	陳盈顯 CHEN, YING-XIAN	利用二元比對法解資料電路配置問題
3	MS 1989	黃文強 HUANG, WEN-GIANG	兩個保持隱藏式記憶體一致的方法
4	MS 1989	黃其益 HUANG,QI-YI	一個最佳化電晶體排列法	智原科技
5	MS 1989	黃祝怡 HUANG, ZHU-YI	一個資料電路配置問題的新解法	USA
6	MS 1989	謝永清 XIE, YONG-GHIG	自動積體電路元件產生系統	鈺創科技
7	MS 1990	王文信 WANG,WEN-XIN	建立於配對方式上的有限狀態機編碼法	華邦
8	MS 1990	林倉本 LIN,CANG-BEN	不規則邏輯模組之自動化光罩繪製
9	MS 1990	劉大永 LIU,DA-YONG	利用分支設限方法於資料處理器設計	Novas, USA
10	MS 1991	吳宗益 WU,ZONG-YI	一組用於限時排序問題之演算法	彰化師大
11	MS 1991	林明賢 LIN,MING-XIAN	電晶體定位之綜合演算法
12	MS 1991	彭鴻文 PENG,HONG-WEN	自動元件產生器中的初步繞線問題	凌越科技
13	MS 1991	鄭維凱 ZHENG,WEI-KAI	模擬演進法在有限資源排序問題上之應用	Bifrost, Hsin-Chu
14	MS 1992	李偉柏	路徑導向之邏輯電路加速法 Logic gate sizing in cell-based designs	高雄大學
15	MS 1992	姜益民	高效能微結構聯結電路設計之最佳化研究 Performane-driven interconnection optimization in micro-architecture design	Synopsys, USA
16	MS 1992	蔡和穆	THEDA.DP:一個自動化的資料處理路徑繪製器 THEDA.DP:An automatic datapath layout generator
17	MS 1993	陳慶東 Chen, Ching-Dong	可程式閘陣列積體電路繞線問題之研究 A Routing Technique for RAM-Based FPGAs
18	MS 1993	黃鵬全 Hwang, Peng-Chyuan	積體電路佈局之多通道併行繞線法 Concurrent Routing of All Channels in Standard Cell Layout	聯發科技
19	MS 1993	劉明豐 Liou, Ming-Feng	在一個多處理機系統中驗證快取記憶體的一致性 Verifying Cache Coherency Protocol in a Multiprocessor System
20	MS 1993	蔡牧宏	以二元決策圖為基礎之可程式閘陣積體電路映成技術研究 Technology mapping for field programmable gate arrays using binary decision diagram	揚智科技
21	MS 1993	蔡裕文	一個善用結構特性之電路元件定位法 A cell placement algorithm that utilizes circuit structural properties	智原科技
22	MS 1994	陳維徵 Chen, Wei-Jeng	順序邏輯最佳化與迴圈折疊關係之研究 A Study on the Relationship Between Retiming and Loop Folding	Synopsys, USA
23	MS 1994	黃振偉 Hwang, Chen-Wei	嵌入式系統設計中之軟硬體取捨問題 Hardware/Software Tradeoff for Embedded Controller Design	Avanti, USA
24	MS 1995	林志賢 Lin, Jyh-Shyan	可規劃邏輯區塊為基礎的延遲最小化之電路群聚 Circuit Clustering to Minimize Delay on CLB-Based FPGAs	創意電子
25	MS 1995	莊順富 Juang, Shun-Fu	現場可程式聯結晶片 A Field Programmable Interconnect Chip	智原科技
26	MS 1995	蔡振弘 Tsai, Jan-Hun	一個具有高效能多點傳播能力之ATM網路交換晶片 An ATM Switch Chip with Effective MultiCasting Support	創意電子
27	MS 1995	張唐耀   Chang, Tang-Yaw	效率導向之標準單元的整體繞線器  A Performance-driven Global Router for Standard Cell Layout	EE Solutions
28	MS 1996	吳信賢 Wu, Willis		創意電子
29	MS 1996	張志維 Chang, Scart		創意電子
30	MS 1997	黃坤進 Huang, Koan-Jin	佈局後之電路加速法 Post-Layout Performance Optimization Using Gate Sizing and Buffer Insertion	智原科技
31	MS 1998,	朱立 Ju, Li	透過金屬繞線層配置降低半導體製造時支天線效應 Layer Assignment for Antenna Effect Reduction	凌陽科技
32	MS 1998,	康思聖 Kang, Szu-Sheng,	一個適用於電路切割之漸進式改良法, A New Iterative Refinement Technique for Circuit Partitioning	智原科技
33	MS 1998	魏選賢 Wei, Shuan-Shien	硬體模擬器之速度增進技術研究 Performance-Driven Placement and Routing Refinement for Virtual- Wire-Based Hardware Emulation	威盛電子
34	MS 1998,	張湘和 Chang, Hsiang-Ho	利用全球資訊網建構積體電路設計環境之研究 A Prototype Environment for WWW-Based VLSI CAE	SpringSoft
35	MS 1998,	劉典岳 Liu, Dian-Yuah	透過WWW仲介電子設計自動化資源 WWW-Based EDA Resource Brokerage	聯發科技
36	MS 1998	連雲瑛 Lian, Yun-Yin	運用佈局為基礎之邏輯重組增進電路效能 Layout-based Logic Decomposition for Timing Optimization	凌陽科技
37	MS 1999	林志璟 Michael C.-J. Lin	Blowfish 加密/解密晶片 A Blowfish Cipher Chip	Appache, USA
38	MS 1999	丘宏鈞 Hong-Jun Chioiu	使SDRAM資料量最大化之存取順序重置晶片設計  An Access Stream Reordering Chip for Maximizing SDRAM Throughput	Cadence, USA
39	MS 1999	張鴻凱 Hong-Kai Chang	考量同步動態隨機存取記憶體特性的運算排程 Operation Scheduling Taking into Account SDRAM Characteristics	思源科技
40	MS 1999	陳玟靜 Wen-Ching Chen	一個時間效能導向之平面切割配置器  A Timing-Driven Slicing Floorplanner	矽統科技
41	MS 2000	徐世大   Shih-Ta Hsu	具PS/2介面之IC卡讀取晶片研製 An IC Card Reader Chip with PS/2 Interface	矽統科技
42	MS 2000	徐正運 Jeng-Yun Hsu	一個高程式碼密度且具雙指令執行特性及精簡指令集架構的數位訊號處理器核心  A Dual-issue, RISC-based DSP Core with emphasis on Code Density	矽統科技
43	MS 2000	洪英哲Ying-Che Hung	MP3解碼電路之研製 A High-Precision MP3 Decoder	聯發科技
44	MS 2000	劉元明 Albert Y.-M. Liu	乘加模組產生器之研製  A Multiply-And-Accumulate Module Generator	矽統科技
45	MS 2000	蘇筱斌 Su, Hsiao-Pin	一個在晶片佈局時以效率為導向的軟模組佈局和合成方法 A Timing-Driven Soft-Macro Placement and Resynthesis in Interaction with Chip Floorplanning	Broadcom, USA
46	MS 2001	溫宏斌 Hung-Pin, Wen	透過網際網路模擬之遠端矽智產評估方法 Concurrent-Simulation-Based Remote IP Evaluation over the  Internet for System-on-a-Chip Design	UC Santa Barbara
47	MS 2001	李明和	高速的AES加密解密晶片設計 A Gbps AES Cipher	旺宏電子
48	MS 2001	賈惠芬 Hwe-fen Jia	JPEG2000影像解壓縮晶片之前端設計 A JPEG2000 Image Decoder Front-end	威盛電子
49	MS 2001	周相攸Chou Hsiang Yu	一個效能導向的積體電路佈局配置器 A timing-driven force-directed floorplanner	聯發科技
50	MS 2001	郭耀仁	具規則性資訊的資料路徑配置器 Datapath Placement with Regularity Information	資策會
51	MS 2004	詹凱元	A Platform-Based SOC Design Methodology and its Application on JPEG Decoding	思源科技
52	MS 2004	張智淳	A Parameterized On-Chip-Bus-Compliant FDWT/IDWT Accelerator IP Generator	威盛電子
53	MS 2004	謝天威	A Low Power and High Performance AHB-compliant EBCOT Architecture for JPEG2000 Encoding	工研院 / STC
54	MS 2004	范直賓	An IP Integration Methodology for AMBA-Based SOC	廣達電腦
55	MS 2004	顏文祺	A Hardware/Software-Concurrent JPEG2000 Encoder	思源科技
56	MS 2005	張正儒	An IP-based Prototype for H.264 Decoding	義隆電子
57	MS 2005	邱俊霖	An Efficient Inverse Discrete Cosine Transform with Run Level Decoding and Inverse Quantization Architecture for H.264 Advanced Video Coding	圖誠科技
58	MS 2005	陳建文	A Hardware Context-Based Adaptive Binary Arithmetic Decoder for H.264 Advanced Video Coding	PhD Program
59	MS 2005	曾煥鈞	A Motion Compensator with Parallel Memory for H.264 Advance Video Coding	廣達電腦
60	MS 2005	石勝宇	A High Performance Deblocking Filter for H.264 Advanced Video Coding	矽統科技
61	MS 2005	高肇陽	A Quarter-pixel Accurate Motion Estimator For H.264 Advanced Video Coding	PhD Program
62	MS 2006	郭皇志	Efficient VLSI Architectures for Inter and Intra Mode Decision in High Resolution H.264/MPEG-4 Part10 AVC Encoding	PhD Program
63	MS 2006	劉普昇	A Hardware Context-Based Adaptive Binary Arithmetic Encoder for H.264 Advanced Video Coding
64	MS 2006	高聿謙	Development of A Main Profile H.264/AVC Encoder on A Multimedia SOC Platform	PhD Program
65	MS 2006	駱子仁	A Memory-free Context-based Adaptive Variable Length Decoder for H.264/AVC Main Profile Video
66	MS 2006	張元鴻	An Area-Efficient Intra Predictor for High Resolution H.264/MPEG-4 AVC Decoding
		彭煥凱	H.264 Decoder System Software
		林元淳	Deblocking Filter
		古仲偉	Rate Control
		趙     屏	Motion Compensation
		洪維成	H.264 Decoder FPGA Prototyping
		李俊欣	H.264 Decoder Integration
		徐勝聰	DCT/IDCT
		梁明傑	Digitally-Assisted Video DAC
		吳承隆
		武立千
		黃浩庭
		楊惠婷
		Adam Lee
		張凱翔